赛灵思错误 : Port connections cannot be mixed ordered and named

标签 xilinx

FA FA9(.in0(CSA10[0]), .in1(CSA11[0]), .carry_in(CSA12[0]), .sum(CSA20[0]), carry_out(CSA20[1]));

对于上面的代码行,我收到错误“端口连接不能混合排序和命名”。所有CSA均声明为wire [1:0] CSA11、CSA12等。我使用的工具是Xilinx 14.7。

我认为我在上面的语句中使用的端口连接只是命名连接。

提前致谢!

最佳答案

看来您错过了“。”在“carry_out”之前。试试这个:

FA FA9(.in0(CSA10[0]), .in1(CSA11[0]), .carry_in(CSA12[0]), .sum(CSA20[0]), .carry_out(CSA20[1]));

关于赛灵思错误 : Port connections cannot be mixed ordered and named,我们在Stack Overflow上找到一个类似的问题: https://stackoverflow.com/questions/42463405/

相关文章:

fpga - 如何在 Xilinx ISE 中找到推断锁存器?

vhdl - 如何实现 4x1 多路复用器的测试台

c++ - Xilinx Microblaze 结构填充/包装

hardware - 无法避免latch时怎么办?

c - MicroZed 无法使用 xilffs 库写入 SD 卡

file-io - Xilinx Zynq ZCU102 中 SD 卡的 Filo I/O 操作

fpga - Simulink 中两个复数向量的矩阵乘法

vhdl - 用VHDL制作一个简单的功耗电路

VHDL:按钮去抖动(或不去抖动,视情况而定)

python - 如何在xilinx vitis中添加python