vhdl - 是否可以使用Quartus在VHDL代码中调用Verilog函数

Question

我目前正在审查 2 种类型的代码(VHDL 和 Verilog)。 我尝试使用 Quartus 将 Verilog 中的一些功能合并到 VHDL 代码中。 可以直接在Quartus中实现吗？ 或者有推荐的免费 Verilog2VHDL 转换器吗？

Answer 1

无法直接从 VHDL 调用 Verilog 函数。

您需要做的是将函数包装在模块中，以便每当输入更改时都会调用该函数，并对输出进行赋值。

module wrap_function(input arg1,arg2, output arg3);

function Vfunction(input arg1, arg2);
   begin
   // whatever 
   Vfunction = ...;
   end
endfunction

assign arg3 = Vfunction(arg1,arg2);
endmodule

然后您可以在类似的 VHDL 实体包装器中实例化该模块，该包装器具有修改输入并捕获输出的过程。