vhdl - vhdl 中的 "unexpected others"

所以我有一个 vhdl 错误的问题 IT 说:unexpected OTHER。

led <= "0000001" when count = "0000" else
        "1001111" when count = "0001" else
        "0010010" when count = "0010" else
        "0110000" when count = "0011" else
        "1001101" when count = "0100" else
        "0100101" when count = "0101" else
        "0100000" when count = "0110" else
        "0001111" when count = "0111" else
        "1111111" when count = "1000" else
        "0000100" when count = "1001" else
         "1111110" when others ;

最佳答案

你不需要写others。这样做:

led <= "0000001" when count = "0000" else
    "1001111" when count = "0001" else
    "0010010" when count = "0010" else
    "0110000" when count = "0011" else
    "1001101" when count = "0100" else
    "0100101" when count = "0101" else
    "0100000" when count = "0110" else
    "0001111" when count = "0111" else
    "1111111" when count = "1000" else
    "0000100" when count = "1001" else
     "1111110" ;

关于vhdl - vhdl 中的 "unexpected others"，我们在Stack Overflow上找到一个类似的问题： https://stackoverflow.com/questions/17928105/

上一篇：AngularJS - 以 Angular 声明服务的不同方式的主要区别是什么？

下一篇：r - 从 R 的 Rd 文件访问元素？

相关文章：

audio - 将比特流音频格式编码为 SDIF VHDL

variables - 对象已使用但未声明

vhdl - 使用双寄存器方法解决亚稳态问题

function - 没有参数的VHDL函数？

vhdl - 将端口组合到 bram 接口(interface)

linux - 在 Linux 上编程 VHDL？

arrays - 声明数组时出现Verilog错误

Verilog 奇怪的仿真结果综合后

VHDL - 队列中的变量与信号行为

verilog - Verilog HDL 中的“始终”与“永远”