vhdl - 如何在modelsim中查看用于调试VHDL代码的变量值?

标签 vhdl

我想查看用于调试代码的变量值。但是,当我将鼠标指针放在它们上时,我只能看到信号以及输入和输出值,如下图所示(state 是这里的信号):

I can see signal's value

但是,我看不到变量 tmp 的值:

I cannot see variable's value

我怎样才能看到变量的值?

最佳答案

您可以通过单步执行相应的 process 来观察变量值。 .

  • 开始模拟并打开包含相应 process 的源文件.
  • process 的开头设置断点并运行模拟,直到使用命令 run -all 触发断点.
  • 现在,您可以通过以下方式观察变量值

    a) 将鼠标悬停在它上面,或者通过

    b) 选择菜单 View -> Locals 并导航到设计层次结构中的流程。
  • 现在,您可以使用命令 step 单步执行该过程。 .您将看到,在进程暂停之前变量值是如何变化的。使用 run -all 继续模拟直到断点再次被触发。
  • 关于vhdl - 如何在modelsim中查看用于调试VHDL代码的变量值?,我们在Stack Overflow上找到一个类似的问题: https://stackoverflow.com/questions/35944902/

    相关文章:

    vhdl - 循环案例

    vhdl 减去 std_logic_vector

    vhdl - 如何从综合报告中推导出

    VHDL - 如何检测 std_logic_vector 的变化?

    VHDL:将输出切片映射到信号

    VHDL:使用泛型有条件地实例化组件

    syntax-error - 如何解决VHDL中的代码错误?

    hardware - Vivado,向自定义 AXI Perh 添加中断

    vhdl - 如何从 Spartan 6 写入 Nexys 3 FPGA 板上的 Micron 外部蜂窝 RAM?

    hardware - 将 VHDL 监视器转换为 PSL 断言