hardware - 绘制时序图的工具

标签 hardware verilog asic timing-diagram

最近,我正在与硬件设计小组合作开发ASIC。我正在绘制许多使用Microsoft Excel的时序图,因为它很容易导入到Word文档中。但是,使用Excel变得越来越困难。

什么可以用来绘制时序图?有没有简单的工具?

最佳答案

我有同样的问题,并尝试了以下工具:

  • drawtiming
  • 计时(LaTeX)
  • tikz-timing(LaTeX)
  • Microsoft Visio

  • 经过所有这些尝试后,我现在最终使用了Visio和pen&pencil。所有其他程序都缺少对轻松在信号之间添加箭头/关系的支持。在Visio中,这样的事情绝对简单。您可以将图表直接导出到PowerPoint,甚至可以导出为PDF以便在LaTeX中使用它们。

    关于hardware - 绘制时序图的工具,我们在Stack Overflow上找到一个类似的问题: https://stackoverflow.com/questions/1524244/

    相关文章:

    linux - 一种在 Ubuntu Karmic 中发现 CPU 数量和每个 CPU/核心规范的编程方法?

    c - 当USB端口检测到特定麦克风时启动语音识别程序(以避免不小心使用)

    verilog - FPGA大输入数据

    verilog - verilog中仿真时间的计算

    verilog - 为什么verilog验证文件不是模块形式的?

    vhdl - 查询用于 IC 设计(非 FPGA)的 VHDL 合成,特别是在变量分配的情况下

    c - 硬件如何知道一个变量是正数还是负数?

    c# - 列出硬件设备

    verilog - 您是否应该删除Verilog或VHDL设计中的所有警告?为什么或者为什么不?