我想要实现的是将非常简单的vhdl
合成为bitstream
并在proto
板上进行测试。
其实语言并不重要。到目前为止,有人实现了可以直接从任何形式的代码生成位,而无需运行特定于供应商的 IDE 吗?
我偶然发现了我的 search-foo 技能,但在我拼命尝试每个选项之前想先问问你们,除非有人报告某些选项成功。
我知道这是可以做到的,因为我从头开始编译和合成了 petalinux
并获得了功能齐全的比特流
。
现在我只是尝试尝试简单的方法。
最佳答案
如果您正在谈论 fpga 配置比特流,那么只有当您了解将消耗该比特流的硬件知识时,才可以在没有供应商工具的情况下构建它。主要供应商不会公开有关其fpga内部结构的知识,因此构建配置比特流实际上并不可行。
有一些开源项目旨在对一些最简单的fpga进行逆向工程并提供工具,但到目前为止我只知道IceStorm,针对的是Lattice iCE40系列fpga。
关于fpga - 无需供应商特定 IDE 即可生成比特流,我们在Stack Overflow上找到一个类似的问题: https://stackoverflow.com/questions/51401506/