verilog - 模块输出中的串联

Question

当我实例化一个模块并且我只关心输出中的一些位时，是否有一种简写语法可以丢弃这些位？类似的东西

my_module module_instance
( 
 .some_output({garbage1,important1[7:0]})
);

在这种情况下，my_module中的信号some_output是9位宽，但我只想将低8位粘贴到important1 。我可以用所有 9 位创建一个信号，然后从中选择 8 位，我知道编译器会优化它，但我正在寻找一个习惯用法或缩写。

Answer 1

如果您在模块中参数化输出端口的宽度，然后将参数传递给实例，则无需创建信号来丢弃未使用的位:

my_module module_instance #(.WIDTH(8))
( 
 .some_output(important1[7:0])
);