architecture - 需要帮助弄清楚 FPGA 的 CLB 是如何构建的(在此图上)

Question

有一张 FPGA 的可配置逻辑 block (CLB) 的图，我正在尝试弄清楚:
_{(来源:eet.com)}

所以，我的问题是:
1. 绿色矩形是什么？它有什么作用？
2. 什么是DIN(C2)和EC(C4)？ EC 与 CE(时钟使能)相同吗？
3. 为什么这种触发器需要SET(我假设C3 S/R是SET/RESET)。我的意思是，已经有 D 输入作为我们要“保存”的数据，而 RD 是重置 - 那么 SD 的作用是什么？

请帮忙？ :)

Answer 1

由于不知 Prop 体的 FPGA 架构，以下内容基于对绘图的可能解释:

1. 触发器上的 SD 和 RD 是异步置位和复位，绿色框根据 CLB 输入的 S/R (C3) 进行控制。然后通过以下方式之一配置绿框控件:

   • 从 S/R 到 SD，RD 处于非事件状态

   • 从 S/R 到 RD，SD 处于非事件状态

   • 如果未使用异步设置/重置，则没有 S/R 连接，因此 SD 和 RD 处于非事件状态

2. DIN 和 EC:

   • DIN (C2) 是来自其他 CLB 的一些额外且快速的互连数据，因此该数据不必使用左侧的逻辑函数。

   • EC (C4) 是触发器的使能时钟，其使用取决于 M3 和 M7 多路复用器的配置。

3. 一些 FPGA 架构同时具有异步设置和复位，而有些架构仅具有其中之一，例如异步复位。根据设计中的逻辑电平，可能需要异步设置操作的功能，但如果只有异步复位可用，则使用逻辑功能反转数据输出，因此通常不需要两种类型的复位。