embedded - Verilog 中 1 和 1'b1 的区别

标签 embedded verilog system-verilog iverilog

在 verilog 代码中只给出 1 和给出 1'b1 有什么区别?

最佳答案

1 是 32 位宽,因此相当于 32'b00000000_00000000_00000000_00000001
1'b1 有点宽。

有几个地方您应该注意长度的差异,但最有可能让您注意到的地方是串联。 {}

reg [ 7:0] A;
reg [ 8:0] B;
   assign A = 8'b10100101;
   assign B = {1'b1,A};  // B is 9'b110100101
   assign B = {1,A};     // B is 9'b110100101
   assign B = {A,1'b1};  // B is 9'b101001011
   assign B = {A,1};     // B is 9'b000000001 !!!!

关于embedded - Verilog 中 1 和 1'b1 的区别,我们在Stack Overflow上找到一个类似的问题: https://stackoverflow.com/questions/59099852/

相关文章:

system-verilog - 是否可以通过+uvm_set_type_override=test1,test2 覆盖通过+UVM_TESTNAME=test1 指定的uvm 测试?

system-verilog - always_ff、always_comb、always_latch 和always 之间的区别

embedded - atmega32的优点

c - PIC18F4550 的延迟功能

Cortex R5 - 启动代码

c - 读取断点信息的 Eclipse 插件

verilog - iverilog 模拟器如何解释我的 RAM 代码以确定 'x' 值?

verilog - 非阻塞分配在 Vivado 仿真中立即分配

hardware - 使用 for 循环在 Verilog 中指定变量范围

c - SystemVerilog 遍历层次结构