我写了一些Verilog代码,其中部分代码如下:
int i;
add_bit = 1'b0;
for (i = 0; i < add_len; i++)
add_bit = add_bit ^ (pat[4 + i]);
end
执行此操作后,我收到错误:
Do not use bit, byte, shortint, int and longint
您能在这里提出任何修复建议吗?
最佳答案
int
是 SystemVerilog关键字(IEEE 标准 1800)。为了避免该编译错误,您需要在模拟器中启用 SV,或者可以将 int
替换为 integer
关键字。
关于verilog - verilog 中的数据类型错误,我们在Stack Overflow上找到一个类似的问题: https://stackoverflow.com/questions/62483428/