我正在从事一个项目，通过使用 perl 脚本语言来促进 verilog 编程。现在想写个脚本扫描一个top verilog文件，然后生成模块的hierarchy list，提示需要提取模块实例化 来自 verilog 文件的语句，这里是问题所在:
如何编写正则表达式来匹配 verilog 文件中的模块实例化，因为我们需要知道顶层模块文件的子模块名称。
最佳答案
Verilog::Netlist 的SYNOPSIS显示如何读入 Verilog 文件并在整个层次结构中查找模块。尽管您可以在某些有限的情况下使用正则表达式，但从长远来看，使用此 CPAN 解析器模块是值得的。
这是我不久前在 PerlMonks 上发布的一些示例代码:verilog perl usage (Verilog::Netlist)
vhier属于 Verilog-Perl 的脚本分发也很方便。
关于regex - 如何编写正则表达式来匹配 Verilog 文件中的模块实例化？，我们在Stack Overflow上找到一个类似的问题： https://stackoverflow.com/questions/9066483/