我是 VHDL 和 FPGA 的新手。我编写了一个示例代码，它执行 a 和 b 的异或并将其存储在 c 中。此代码采用 VHDL 行为架构。我正在使用 Quartus 11.1+SP2-2.11。
我将引脚 say a 分配给 SW0，将 b 分配给 SW1 和 c 到 LEDG0。一切都在编译，没有错误。我转到 Tools->Programmer。我的 FPGA 处于 RUN 模式。 Programmer 中的模式是 JTAG，因此硬件设置是 USB-Blaster [PORT 0]。当我加载 .sof 文件并单击“开始”时，进度显示“失败”。我不知道为什么。
我试图到处搜索，但所有的教程或链接都给出了相同的解释。我想几乎没有人遇到过这个问题。我想知道我是否遗漏了什么。我想打好基础!
最佳答案
您有机会使用 Linux 吗？如果您确定已完成此操作:http://www.alterawiki.com/wiki/Quartus_for_Linux#Setup_JTAG
关于vhdl - 无法将 .sof 文件加载到 Cyclone II fpga 板，我们在Stack Overflow上找到一个类似的问题： https://stackoverflow.com/questions/19041327/