如标题所示，结构 Verilog 和行为 Verilog 之间的主要区别是什么？
最佳答案
根据 IEEE 标准，这些术语没有严格的定义。然而，习惯上，结构 是指使用模块实例来描述设计(尤其是对于较低级别的构建 block ，例如与门和触发器)，而 行为 指使用 always 描述设计 block 。
门网表总是 结构 ，而 RTL 代码通常为 行为 . RTL 通常具有时钟门和同步器单元的实例。
关于verilog - 结构 Verilog 和行为 Verilog 有什么区别？，我们在Stack Overflow上找到一个类似的问题： https://stackoverflow.com/questions/15681218/