我做了一些研究，但找不到太多信息。
我想知道有多少 L1 ARM 嵌入式处理器具有的读取和 L1 写入端口以及端口的宽度。具体来说，我对 Cortex-A8、Cortex-A9 和 Cortext-A15 感兴趣。
我盲目的猜测是 Cortex-A9 处理器有一个 L1 读端口和一个 L1 写端口，它们是 64 位宽。我的另一个猜测是它有一个共享的读/写端口。对此有什么想法吗？
最佳答案
这些处理器具有单独的 L1 指令和数据缓存。我很确定所有 ARM 内核的 L1 I-cache 和 D-cache 每个都有 1 个读和 1 个写端口 Furber第 81 页。
L1 Cache 位于每个核心中，因此有关详细信息，我会转到核心 TRM，例如Cortex-A9 TRM而不是 MPCore TRM。第 7 章讲述了每个的 64 位数据路径。
关于arm - ARM Cortex 处理器中的 L1 缓存端口，我们在Stack Overflow上找到一个类似的问题： https://stackoverflow.com/questions/12786223/