这是一个理论问题，我并没有真正经营晶圆厂或任何东西;-)
对于小 N，N×N 乘法器可以实现为深度为 log(N) 且具有 N^2 门的 3 对 2 加法器的树 - 让我们忽略 Booth 编码等。这是超快的，但需要不合理的硬件数量。
这个门数很快就会变得不合理(以及布线)。但是通过 k^2 2N 位部分积进行 kN 乘 kN 的软件乘法并将它们相加会非常慢。
我的问题是 - 在 N^2 门变得太多(对于门以及布线)之后，对于中等 N 的非常快速的硬件辅助乘法我们有什么权衡，但我们仍然希望比纯软件更好.
我可以想象定制加密芯片会经常出现这种情况，但我只是好奇。
最佳答案
功率，以瓦为单位。每个晶体管需要一定的能量来进行开关，并且晶体管的数量随着字深度的增加而增加。减小晶体管尺寸会有所帮助，但无法阻止技术的进步(以及消费者的需求)。
关于cpu - 硬件中大整数乘法器的权衡，我们在Stack Overflow上找到一个类似的问题： https://stackoverflow.com/questions/4111871/