我想为大学项目创建一个用 Ruby 编写的 Verilog 解析器
我知道有像 Bison 和 Yacc 这样的解析器生成器。
谁能给我一些关于如何开始的建议？
最佳答案
我已经有了一个用 ruby 编写的非常基本的 verilog 解析器(gem)，名为 verilog ，如果您可以考虑为此做出贡献，或者它可能会给出如何开始的想法。
我还有一个名为 rubyit 的 gem ，这是一个命令行实用程序，用于使用 erb 解析文件并生成文件的标准版本。可用于可扩展的 verilog 模板，类似于生成语句，但提供灵活的端口列表和检查生成的代码的能力。
关于ruby - 使用 Ruby 创建 Verilog 解析器，我们在Stack Overflow上找到一个类似的问题： https://stackoverflow.com/questions/16524749/