我正在寻找 Verilog 中哈希表实现(插入+查找)的一些示例(VHDL 也可以)。我的情况不是很复杂，因为我知道初始化时的所有值，因此我几乎可以知道我需要多少内存，知道它的边界等。哈希函数部分并不难，我知道如何将哈希键映射到内存地址，管理冲突等。但是第一次从头开始编写所有这些都是消耗资源的，并且可能存在我不知道的问题。如果我可以使用一些引用设计将会有所帮助。所以如果你知道这样的事情 - 请分享。收费/付费都可以，如果它带有我可以用来学习的源代码，我可以购买一个实现此功能的IP。
最佳答案
您可能需要一个 CAM 或 Content Addressable Memory ，但这实际上取决于您要解决的问题。 CAM 在逻辑和读取路径的扇出方面往往很昂贵。使用时它们往往很小。
说实话，听起来您正在从软件角度考虑硬件问题。哈希表不是您通常在硬件中看到的东西。
关于algorithm - 寻找一个简单的哈希表实现示例作为引用，我们在Stack Overflow上找到一个类似的问题： https://stackoverflow.com/questions/10391021/